Embedded Systems

Implementation und Evaluierung der Minerva-Beschleunigerarchitektur für DNNs

Bearbeitet von J. Huber.

Bachelor’s Thesis

Abstract

Zur Beschleunigung von Deep Neural Networks soll ein Hardware-Beschleuniger in Anlehnung an die Minerva-Beschleunigerarchitektur (Paper: Minerva: Enabling Low-Power, Highly-Accurate Deep Neural Network Accelerators ) implementiert werden. Der Beschleuniger sol l dabei in der 22FDX Technologie synthetisiert werden und mit unterschiedlichen DNN-Architekturen evaluiert werden.

Contact

Bringmann, Oliver

Frischknecht, Adrian

Lübeck, Konstantin