Embedded Systems

Beschleunigung eines Frameworks zur Schaltungsanalyse durch die JDD Library und funktionale Entscheidungsdiagramme

Bearbeitet von H. Honz.

Master’s Thesis

Abstract

Die vorliegende Masterarbeit erweitert ein Verfahren zur regelbasierten Erkennung von inaktiven Komponenten im Kontext der Entwicklung von Eingebetteten Systemen. Bei der Entwicklung Eingebetteter Systeme ist die Optimierung des Stromverbrauchs von großer Bedeutung. Das genannte Verfahren wurde entwickelt, um die zur Optimierung des Stromverbrauchs verwendete Technik namens Power Gating zu ermöglichen.

Das Ziel der Arbeit ist es, die Performanz der Software, welche das Verfahren umsetzt, zu erhöhen und so auch große Hardwareentwürfe optimieren zu können. Umgesetzt wird dies in zwei Schritten: Der erste Schritt ist das Austauschen der Datenstruktur (der binären Entscheidungsdiagramme), mit der externen JDD-Bibliothek, da diese mehr Performanz verspricht. Der zweite Schritt ist die Erweiterung der binären mit den funktionalen Entscheidungsbäumen, um durch verschiedene Diagrammtypen eine Beschleunigung zu erhalten.

Die JDD-Bibliothek eignet sich nicht als Ersatz der vorhandenen Implementierung. Grund hierfür war, dass mit der JDD-Bibliothek immer vollständige Diagramme erstellt werden müssen, was ein groÿer Nachteil ist. Bei der vorhandenen Implementation der binären Entscheidungsdiagramme ist dies nicht der Fall. Die Implementierung der funktionalen Entscheidungsdiagramme erzeugt hauptsächlich bei arithmetischen Funktionen kleinere Diagramme. Bei Steuerungsfunktionen waren die binären Entscheidungsdiagramme meist vorteilhafter. Ausgeführte Tests machten einen Vergleich der Größe von BDDs und FDDs möglich. Weitere Verbesserungen bieten mögliche Erweiterungen, wie beispielsweise andere Arten der Entscheidungsdiagramme.

Contact

Bringmann, Oliver

Peterson, Dustin