Entwurf und Implementierung einer Cache-Architektur für den PULPissimo SoC
Bearbeitet von M. Wiegand.
Bachelor’s Thesis / Master’s Thesis / Student Research Project
Abstract
Derzeit verfügen die Prozessorkerne des PULPissimo SoC über keine Cache-Architektur. Dies schränkt den ansprechbaren Speicher aus technologischen Gründen stark ein. In dieser Arbeit soll eine Cache-Architektur implementiert werden um größere und langsamere Speicher (wie z.B. DDR) anzusprechen.