Design einer energiesparsamen RISC-V-Plattform mit On-Chip-Tracing in 22FDX
Bearbeitet von A. Frischknecht.
Master’s Thesis
Abstract
In dieser Arbeit wird eine RISC-V-Plattform um zusätzliche Logik, einen On-ChipTracer, für die nicht-invasive Detektion und Übertragung von Branches und Stalls erweitert. Des Weiteren soll der On-Chip-Tracer mittels Clock-Gating abschaltbar sein. Als weitere Low-Power-Technik wird Memory-Splitting für den Instruktionsund Datenspeicher implementiert. Außerdem wird der EDA-Flow für die RISC-VPlattform aufgesetzt. Der On-Chip-Tracer greift für die Detektion auf interne Signale des Prozessorkerns zu. Über ein neues Interface für den Prozessorkern werden entsprechende Daten bereitgestellt. Anschließend werden die Daten komprimiert und über ein externes Interface übertragen. Mit Hilfe eines Low-Power-EDA-Tools kann Clock-Gating und die Ansteuerung für Memory-Splitting erzeugt werden. Als Fertigungstechnologie kommt der 22FDX Prozess von Globalfoundries zum Einsatz. Werden 8 MB Speicher verbaut, dann wird eine Fläche von 10,5 µm2 benötigt und die Leistungsaufnahme im Leerlauf beträgt 28,5 mW. Insgesamt benötigt der implementierte On-Chip-Tracer mit einem internen 64 kB Speicher 112 712 µm2 . Clock-Gating senkt die Leistungsaufnahme des On-Chip-Tracers um 60 %. Zusätzliche erlaubt Memory-Splitting die Reduktion der Leistungsaufnahme eines einzelnen Speicher-Makros um ebenfalls 60 %.