Embedded Systems

Erweiterung des RI5CY-Cores um eine Issue Pipeline-Stufe zur superskalaren Ausführung von Instruktionen

As­signed to M. Ruchay.

Bach­e­lor’s The­sis

Ab­stract

Su­per­skalarität ist eine Eigen­schaft eines Prozes­sors bei der Be­fehle auf In­struk- tion­sebene par­al­lel aus­geführt wer­den können. Dabei hat der Prozes­sor mehrere Funk­tion­sein­heiten (FUs) auf denen die In­struk­tio­nen par­al­lel aus­geführt wer­den. Durch die su­per­skalare Ausführung von In­struk­tio­nen kann die Per­for­manz einer Pipeline-Ar­chitek­tur gesteigert wer­den. Allerd­ings treten damit auch Struk­tur- und Datenkon­flikte auf, die be­han­delt wer­den müssen. In dieser Ar­beit wird der RI5CY-Core um die su­per­skalare Ausführung von In­struk- tio­nen er­weit­ert. Dazu muss eine neue Is­sue-Pipeline-Stufe in die bisher vorhan­dene Pipeline einge­baut wer­den. Der RI5CY-Core ist ein vier Stufen, 32-bit Prozes­sor- kern, der den RISC-V-Be­fehlssatz im­ple­men­tiert.

Con­tact

Bring­mann, Oliver

Frischknecht, Adrian

Lübeck, Kon­stan­tin