Entwurf und Synthese Eingebetteter Systeme

Lecturers	Walter Lange Oliver Bringmann HeadOliver Bringmann
Lecture	Mittwoch 10-12 Uhr A 104, Sand 14
Instructor
Tutorial	Mittwoch 12-14 Uhr
Amount	2 + 2 SWS: 3 LP Vorlesung, 1 LP Übungen, 4 LP in Kombination mit Übungen
Entry in course catalog	Campus

Beschreibung

Eingebettete Systeme (ES) sind in übergeordnete Systeme, wie z.B. Kraftfahrzeuge, Flugzeuge, Fotos, Handys, Haushaltsmaschinen, medizinische Geräte usw. eingebettet und nehmen dort Steuerungs-, Regelungs- oder Überwachungs-Aufgaben wahr. ES werden als die wichtigste Anwendung der Technischen Informatik in den kommenden Jahren angesehen. Die überwiegende Mehrzahl aller gefertigten Prozessoren werden heute in ES eingesetzt. In der Vorlesung werden folgende Themen behandelt: Die HW-Beschreibungssprache VHDL, die System-Beschreibungssprache SystemC, Entwurfsmethodik, High-Level-Synthese, Verteilte ES, Simulation und Synthese auf Logik-, Register-Transfer und algorithmischer Ebene.

Bemerkung

In den Übungen werden verschiedene Komponenten mit Hilfe von VHDL und SystemC entwickelt, simuliert und synthetisiert. Folgende Werkzeuge/Programme werden in den Übungen benutzt: Simulator: Modelsim(TM) von Mentor(TM). C-Compiler und SystemC-Bibliotheken, Synopsys(TM)-Design-Compiler.

Literatur

Walter Lange, Martin Bogdan: Entwurf und Synthese von Eingebtteten Systemen, Oldenbourg-Verlag, 2013