As­signed to A. Frischknecht.

Mas­ter’s The­sis

Ab­stract

In dieser Ar­beit wird eine RISC-V-Plat­tform um zusätzliche Logik, einen On-Chip­Tracer, für die nicht-in­va­sive De­tek­tion und Übertra­gung von Branches und Stalls er­weit­ert. Des Weit­eren soll der On-Chip-Tracer mit­tels Clock-Gat­ing ab­schalt­bar sein. Als weit­ere Low-Power-Tech­nik wird Mem­ory-Split­ting für den In­struk­tion­sund Daten­spe­icher im­ple­men­tiert. Außerdem wird der EDA-Flow für die RISC-VPlat­tform aufge­setzt. Der On-Chip-Tracer greift für die De­tek­tion auf in­terne Sig­nale des Prozes­sork­erns zu. Über ein neues In­ter­face für den Prozes­sork­ern wer­den entsprechende Daten bere­it­gestellt. An­schließend wer­den die Daten kom­prim­iert und über ein ex­ternes In­ter­face übertra­gen. Mit Hilfe eines Low-Power-EDA-Tools kann Clock-Gat­ing und die Ans­teuerung für Mem­ory-Split­ting erzeugt wer­den. Als Fer­ti­gung­stech­nolo­gie kommt der 22FDX Prozess von Glob­al­foundries zum Ein­satz. Wer­den 8 MB Spe­icher ver­baut, dann wird eine Fläche von 10,5 µm2 benötigt und die Leis­tungsauf­nahme im Leer­lauf beträgt 28,5 mW. In­s­ge­samt benötigt der im­ple­men­tierte On-Chip-Tracer mit einem in­ter­nen 64 kB Spe­icher 112 712 µm2 . Clock-Gat­ing senkt die Leis­tungsauf­nahme des On-Chip-Trac­ers um 60 %. Zusätzliche er­laubt Mem­ory-Split­ting die Re­duk­tion der Leis­tungsauf­nahme eines einzel­nen Spe­icher-Makros um eben­falls 60 %.

Con­tact

Bring­mann, Oliver

Pe­ter­son, Dustin

Gerum, Christoph